رونمایی TSMC از فناوری 2 نانومتری- تا 15 درصد بهبود عملکرد و 30 درصد کاهش مصرف انرژی

نمایش خبر

فهرست اخبار
تاریخ : 1401/3/29        نویسنده: مریم رشنو
برچسب‌ها : تی اس ام سی TSMC
واحد خبر mobile.ir : کمپانی TSMC بزرگ‌ترین کارخانه مستقل تولید تراشه در جهان به شمار می‌رود و تولید پردازنده‌های طراحی‌شده اپل همچون A15 Bionic را بر عهده دارد که در سری آیفون 13 به کار رفته و به 15 میلیارد ترانزیستور مجهز است. چیپ‌ست M1 Ultra اپل نیز که ترکیبی از دو تراشه M1 Max محسوب می‌شود و از 114 میلیارد ترانزیستور بهره می‌برد، توسط این کمپانی تولید می‌شود. TSMC به تازگی و در جریان برگزاری همایش موسوم به TSMC Technology Symposium که هفته گذشته آغاز شد، نقشه راه توسعه محصولات پیشرفته خود شامل تراشه با لیتوگرافی 2 نانومتری (N2) به کمک ترانزیستورهای nanosheet و فناوری FINFLEX برای چیپ‌های 3 نانومتری (N3) و N3E را ارائه کرده است.

همان طور که می‌دانید هر چه فرآیند ساخت گره کوچک‌تر باشد، تعداد ترانزیستورهای به‌کاررفته در تراشه بیش‌تر خواهد بود. این امر از آن جهت اهمیت دارد که افزایش تعداد ترانزیستور به معنای قدرتمندتر بودن و کارایی بیش‌تر یک چیپ‌ست در زمینه مصرف انرژی است. لیتوگرافی 2 نانومتری اولین نسل محصولات TSMC به شمار می‌رود که در آن از ترانزیستورهای GAAFET (کوتاه‌شده Gate All Around Field Effect Transistors) استفاده خواهد شد که شرکت تایوانی آن‌ها را ترانزیستورهای مبتنی بر ورقه‌های نانو یا nanosheet می‌نامد. این لیتوگرافی طراحان تراشه را قادر می‌سازد تا مصرف انرژی محصولات را به میزان قابل توجهی کاهش دهند؛ اما افزایش سرعت و تراکم ترانزیستور در این فناوری کمتر محسوس خواهد بود.

N2 پلتفرم کاملاً جدیدی است که در آن به طور گسترده از لیتوگرافی EUV استفاده می‌شود و ترانزیستورهای GAAFET یا nanosheet در آن مورد استفاده قرار می‌گیرند. این ساختار ترانزیستور از مزیت‌های مهمی همچون کاهش نشتی جریان و توانایی تنظیم عرض کانال برخوردار است.

نشتی جریان به معنی تخلیه تدریجی انرژی و شارژ خازن است که سبب می‌شود قطعاتی مانند ترانزیستور و دیود که به خازن متصل هستند، حتی در هنگام خاموشی مقدار کمی جریان را از خود عبور دهند. ترانزیستورهای GAAFET یا nanosheet به کانال‌هایی مجهزند که در آن‌ها دروازه یا gate در چهار طرف کانال قرار می‌گیرد و سبب کاهش نشتی و هدررفت انرژی می‌شود. به علاوه، کانال‌های این ترانزیستورها می‌توانند برای افزایش جریان درایو و بهبود عملکرد یا performance عریض‌تر شوند یا عرض آن‌ها به منظور کاهش مصرف انرژی کم شود و باریک‌تر شوند.

همچنین به منظور ارائه توان پردازشی بالاتر و کاهش مصرف انرژی از سیستمی موسوم بهbackside power delivery در این ترانزیستورها استفاده شده که به گفته TSMC یکی از بهترین راه‌کارها برای مقابله با مقاومت در مرحله پسین خط یا BEOL (کوتاه‌شده back end of line) به شمار می‌رود.

لیتوگرافی 2 نانومتری از نظر ویژگی‌های عملیاتی نسبتا امیدوارکننده به نظر می‌رسد؛ چرا که TSMC وعده داده این فناوری با مصرف انرژی و تعداد ترانزیستور یکسان با N3E، عملکرد یا performance تراشه را 10 تا 15 درصد افزایش دهد. از سوی دیگر با فرکانس و پیچیدگی مشابه با نسل قبلی، مصرف انرژی را چیزی در حدود 25 تا 30 درصد کاهش دهد. با این حال، تراکم تراشه‌های تولیدشده با این لیتوگرافی در مقایسه با فناوری N3E تنها حدود 1.1 برابر افزایش خواهد یافت.

بهبود عملکرد و کاهش توان مصرفی در لیتوگرافی 2 نانومتری، بر خلاف N3E، تا حدود زیادی با روندهای پیشین TSMC مطابقت دارد. اما آنچه به اصطلاح بهبود تراکم تراشه یا chip density نامیده می‌شود و باید منعکس‌کننده افزایش تعداد ترانزیستورها در هر میلی‌متر مربع باشد، نسبت به N3E تنها کمی بیش از 10 درصد است که افزایش چشمگیری به شمار نمی‌رود؛ به ویژه با در نظر گرفتن این نکته که تعداد ترانزیستورهای N3E اندکی کمتر از لیتوگرافی N3 است. از این رو، بهبود 10 درصدی تراکم تراشه در بازه زمانی سه سال آینده برای پردازنده‌های گرافیکی و دیگر چیپ‌ها که به افزایش سریع تعداد ترانزیستور وابسته‌اند، خبر خوبی نخواهد بود.

با در نظر گرفتن این که TSMC تا پیش از تولید تراشه‌های مبتنی بر N2، از لیتوگرافی بهینه‌شده N3S استفاده خواهد کرد، به نظر می‌رسد تراشه‌ساز تایوانی دو فناوری ساخت مختلف بر پایه انواع متفاوتی از ترانزیستور را به کار خواهد گرفت که تراکم ترانزیستورهای آن‌ها بسیار نزدیک به یکدیگر است؛ مسئله‌ای که پیش از این روی نداده است.

در میان ویژگی‌های پلتفرم تازه، شرکت تایوانی به قابلیت دیگری تحت عنوان «ادغام تراشه» اشاره می‌کند که با احتمال زیاد به این معناست که شرکت‌های سازنده محصولات هوشمند می‌توانند چیپ‌ست ساخته‌شده با فناوری N2 را با بسته‌های چندتراشه‌ای که با لیتوگرافی‌های متفاوت ساخته شده‌اند، یکپارچه سازند. این ویژگی از آن رو اهمیت دارد که مقیاس تراکم ترانزیستور، رو به کاهش و هزینه لیتوگرافی‌های جدید ساخت در حال افزایش است. به این سبب به‌کارگیری بسته‌های چندتراشه‌ای در سال‌های آینده رواج خواهد یافت و توسعه‌دهندگان از آن برای بهینه‌سازی طراحی و هزینه‌های خود استفاده خواهند کرد.

تولیدکننده شماره یک تراشه در جهان کاربردهای مختلفی را برای لیتوگرافی N2 در نظر گرفته که از میان آن‌ها می‌توان به چیپ‌ست‌های موبایلی، CPUهای با کارایی بالا و پردازنده‌های گرافیکی اشاره کرد. مطابق اعلام شرکت تایوانی، تولید انبوه نخستین تراشه‌های مبتنی بر فناوری 2 نانومتری از نیمه دوم سال 2025 میلادی آغاز خواهد شد و به این ترتیب اگر همه چیز مطابق برنامه پیش برود، تا اواخر سال 2025 و اوایل سال 2026 شاهد حضور این چیپ‌ست در محصولات هوشمند خواهیم بود؛ اگر چه مطابق گزارش منابع خبری، TSMC تا آن زمان چند تراشه با فناوری 3 نانومتری ارائه خواهد داد که از میان آن‌ها می‌توان به N3P (با تمرکز بر بهبود عملکرد) و N3S (با تمرکز بر تراکم تراشه) اشاره کرد.

منبع : TSMC